文档预览： 王金明: 《Verilog HDL 程序设计教程》 wire A,B,C,D,F; assign endmodule F= ~((A&B)|(C&D)); //定义信号的数据类型 //逻辑功能描述... 点击下载